Le fondeur Intel devrait sortir à la fin de l'année 2006 une nouvelle version de son processeur Xeon MP pour serveur, baptisée Tulsa et gravée en 65 nm. Le processeur disposerait de deux cores cadencé à 3,4 GHz avec HyperThreading (quatre tâches simultanées), de 2 Mo de cache L2 et de 16 Mo de cache L3, le tout pour un total de 1,328 milliards de transistors sur un die de 435 mm² (376 millions pour le Pentium EE 955). Ce processeur embarque donc le plus grand nombre de transistors et le plus gros cache L3 du monde pour un modèle x86. Il consomme tout de même 150 Watts avec une tension de 1,25V.

Ce processeur utilise la même architecture de cache L2 que le Yonah ou l'Intel Core Duo; chaque core possède son propre cache L2 qui sont reliés via un contrôleur spécifique pour le cache (Caching FSB Controller) qui permet de faire communiquer les deux caches sans passer par le bus extérieur et le chipset comme c'est le cas sur le Pentium D. Ce contrôleur permet aussi de partager le cache L3.

Actuellement, le Xeon est largement bridé par son FSB, il est battu par l'Opteron et son Hypertransport plus efficace. Intel compte remédier au problème en utilisant trois FSB simultanés à 667 et 800 MT/s. Intel veut clairement stopper la progression d'AMD sur le marché des serveurs qui dépasse actuellement les 11% de parts de marché.

Silverstone MS01

Pratiques douteuses de NVIDIA ?