Lors du Fall Processor Forum 2006 à San Jose en Californie, le fondeur a dévoilé quelques détails concernant sa future architecture Quad Core Barcelona, la fameuse architecture K8L.

Cette dernière ne révolutionne pas vraiment le genre mais améliore quelques points de l'architecture K8 notamment la largeur de bande réservée aux instructions SSE qui passe à 128 bits contre 64 bits auparavant, une puissance de calcul (FPU) doublée et des prédictions améliorées. Le contrôleur mémoire est aussi mis à jour avec le support de la DDR2, DDR3 et de la FB-DIMM avec un adressage sur 48 bits, soit un maximum théorique de 256 To de mémoire vive.

Quelques détails sur l'architecture K8L Barcelona

La gestion des caches L1 et L2 reste identique à celle des Athlon 64 X2 avec 64 Ko de cache L1 et 512 Ko de cache L2 pour chaque coeur. En revanche, le fondeur introduit un nouveau cache L3 d'une taille de 2 Mo partagé entre les quatre coeurs. Ce cache L3 devrait faire la différence au niveau de la virtualisation, une fonctionnalité qui devrait prendre de l'ampleur dans l'avenir selon AMD.

La gestion de l'énergie et notamment la fonction Power Now! a été améliorée. Ainsi, le contrôleur mémoire aura une fréquence et une tension indépendantes ce qui permettra à une application utilisant peu la mémoire de réduire la vitesse du contrôleur. Chaque coeur disposera de sa propre fréquence en fonction de la charge de travail mais ils conserveront une tension identique. Le fondeur AMD parle d'un TDP de seulement 95 Watts pour ses premiers processeurs Quad Core.

Pour rappel, les premiers processeurs Quad Core disposant de l'architecture K8L Barcelona, baptisés Altair, devraient sortir lors du troisième trimestre 2007 en même temps que l'Intel Quad Core Yorkfield (cf. cette actualité).

Les MMO à l'étude

Tony Hawk, la Wii & Cie