Big Blue fait parler de lui. Outre ses bons résultats financiers et son combat en faveur de GNU/Linux, le géant prépare une nouvelle évolution de son architecture pour processeurs : POWER 7. Une découverte récente pourrait lui permettre d'augmenter les performances de ses futures puces grâce à une multiplication de la mémoire cache embarquée.

IBM est connu pour ses solutions envers les professionnels. La firme, qui pèse internationalement, avec tout même près de 27 milliards de $ de chiffre d'affaires au trimestre dernier, conçoit également des machines haut de gamme et des supercalculateurs. Ses processeurs sont parmi les plus performants existants, et équipent les trois consoles de jeux dernière génération du marché.

Le géant devrait sortir une nouvelle architecture prometteuse, baptisée POWER 7 courant l'année prochaine. Nos confrères de Silicon.fr nous rapportaient récemment que les ingénieurs de la firme ont annoncé une nouvelle avancée qui pourrait rendre cette architecture encore plus intéressante. Vous n'êtes pas sans savoir que la plupart des processeurs actuels embarquent ce que l'on appelle de la mémoire cache. Celle-ci, très rapide et disposant d'un temps de latence très faible, permet le stockage, sur une petite quantité d'espace, d'informations fréquemment utilisées.

Il existe plusieurs niveaux de cache (L1, L2 et plus rarement L3) dont les tailles et rapidités diffèrent. Par exemple, un Core 2 Duo E6700 dispose de 128Ko de L1 - 64 par coeur - et de 4 Mo de cache L2. Un Itanium 9150M, quant à lui, possède 64 Ko de L1, 2,5 Mo de L2 et 24 Mo de L3. Cette mémoire est en général composée de SRAM qui a l'avantage d'avoir un temps de latence très faible mais l'inconvénient de requérir six transistors par bit stocké. La DRAM, dynamique, n'a besoin qu'un seul transistor, plus un condensateur, pour stocker la même quantité d'informations. Or le souci de la DRAM est son temps de latence bien trop élevé pou faire office de mémoire cache.

Des chercheurs d'IBM auraient contourné le problème en employant la technique SOI - Silicon On Insulator ou silicium sur isolant.  En utilisant une couche isolante, les parasites extérieurs sont réduits et la performance, accrue. Cela permet à IBM d'annoncer des temps une dizaine de fois inférieurs à la latence habituelle de la SRAM, qui tourne habituellement aux alentours de 12 nanosecondes. Au final, la SOI permettrait de tripler le volume de données stockées auprès du processeur et donc logiquement d'accroître ses performances.

En ce qui concerne le grand public, en dehors des consoles de jeux, IBM ne livre plus de processeurs destinés à des ordinateurs personnels depuis qu'Apple a décidé de se tourner vers Intel. Cependant, IBM est allié à AMD depuis environ 5 ans et les découvertes de l'une peuvent être plus facilement utilisées par l'autre. AMD pourrait ainsi profiter de l'expertise d'IBM. Cependant, un frein important semble exister : le coût de l'opération. Si IBM, habitué à vendre des machines très haut de gamme à prix d'or, ne devrait pas être trop affecté par cette augmentation, AMD aurait peut-être du mal à utiliser cette technologie dans le concurrentiel secteur des ordinateurs personnels. AMD, qui devrait enfin profiter du 45nm dans les mois à venir, mise pour sa part sur son projet Fusion pour gagner des parts de marché. Réponse : courant 2009.

La Radeon HD 4670 en images

Trois ventilateurs de 120 mm