Imprimer
Envoyer
Réaction
29 Approbations
Intel intègre dans son Nehalem un microcontrôleur (le PCU, Power Control Unit) qui va gérer les tensions, relever les températures des sondes, etc. et qui va surtout autoriser la mise au point d’algorithmes flexibles et sophistiqués afin de s’adapter à toute situation. Un des objectifs d’Intel est de minimiser la consommation lorsque le processeur est inutilisé, ce que l’on appelle la consommation en idle. Jusqu’à présent, la gestion en idle s’effectue via les C-States. L’état C0 correspond à un processeur actif, les états C1 et C2 stoppent les pipelines et les horloges du core, l’état C3 arrête les horloges restantes tandis que les états C4, C5 et C6 diminuent la tension délivrée au core et réduisent les fuites. Dans le cas d’un processeur multicore, les cores partagent une tension commune et il faut que tous les cores soient en idle pour que la tension diminue. Un autre inconvénient des états actuels, c’est qu’ils peuvent parfois générer des latences élevées avant de revenir à l’état C0.
Dans Nehalem, Intel introduit l’Integrated Power Gate qui consiste en un interrupteur intégré entre le VR (Voltage Regulator, le régulateur de tension) et la tension délivrée au core. Ceci autorise un état C6 géré individuellement par core, ce qui était déjà plus ou moins implémenté dans les processeurs mobiles Penryn. Là où Nehalem va plus loin, c’est que lorsqu’un core est en idle, la Power Gate coupe le courant, éliminant le phénomène de fuite et ramenant dès lors la consommation à une valeur proche de zéro pour le core concerné. En résumé, un ou plusieurs cores peuvent exécuter des tâches pendant qu’un ou plusieurs cores passent de l’état C0 à l’état C6 avec extinction de la Power Gate sans que les tâches exécutées par les cores actifs ne soient perturbées. Selon Intel, lorsque tous les cores passent à l’état C6, la consommation totale de ces derniers est proche de zéro.
Mais Intel a également travaillé la réduction de la consommation au niveau des autres composants des Core i7. Par exemple, les cycles d’horloge de la mémoire sont stoppés entre les requêtes lors de phase peu intensives d’utilisation. Même topo pour le QPI qui s’adapte selon l’utilisation du processeur et passe à des états faibles consommation le cas échéant. A ce niveau, le QPI a 3 états : le L0, le L0s et le L1. L0 correspond à une pleine activité de toutes les lignes et des fréquences d’horloges de transferts. Le L0s éteint la plupart des lignes mais permet de revenir rapidement à l’état L0. L’état L1 éteint de son côté tout et mettra donc plus de temps pour revenir à l’état L0. Enfin, le régulateur de tension réduit les phases lors des périodes de faible sollicitation du processeur.
Illustrations de la gestion de la consommation des Core avec Penryn et Nehalem (gif animés, cliquez pour agrandir les animations)
Cliquez pour agrandir
Pour ceux qui veulent aller plus loin
Comme nous le disions en introduction, l'architecture Nehalem n’a pas été créée à partir d’une feuille blanche mais s’est inspirée de l’architecture Core. Par rapport à celle-ci, Intel a donc apporté les instructions SSE4.2, l’Hyper-Threading, la DDR3 via un contrôleur interne, le QPI, une gestion améliorée de la consommation mais aussi selon le fondeur une virtualisation améliorée et plus rapide, une meilleure prédiction des branchements et des buffers plus larges. Si vous souhaitez rentrer dans les détails techniques pour en savoir plus, nous vous invitons à lire l’article de Franck Delattre, auteur de CPU-Z, sur Hardware.fr dans lequel il analyse en détail l’architecture Nehalem.
|
Contrôleur DDR3 intégré, le QPI | SSE4.2, le retour de l'Hyper-Threading, Turbo Mode |
|
Flux RSS