Imprimer
Envoyer
Réaction
29 Approbations
Mais une des nouveautés majeures de Nehalem est l’intégration du contrôleur mémoire (IMC pour Integrated Memory Controller) au sein du processeur, cinq ans après AMD. En effet, on se souviendra que l’arrivée des Athlon 64 en septembre 2003 avait été marquée par l’incorporation du contrôleur mémoire au sein du processeur. A l’époque il s’agissait d’un contrôleur DDR1, le contrôleur DDR2 ayant été intégré avec le socket AM2 en mai 2006 avant la future arrivée d’un contrôleur DDR3 sur les Deneb 45 nanomètres socket AM3 courant 2009. De son côté Intel intègre un contrôleur DDR3 gérant la mémoire en triple canal en DDR3-1066. Initialement prévu pour supporter la DDR3-1333, Intel a revu à la baisse la DDR3 supportée sur les versions de bureau (les versions serveurs supporteraient la DDR3-1333) mais il est possible d’aller au-delà si le bios de la carte mère le permet. Avec notre Core i7 920, le bios ne proposait que la possibilité de faire fonctionner la DDR3 en DDR3-800 ou DDR3-1066. Avec le Core i7 965 XE, les ratios étaient de 6, 8, 10 et 12 soit DDR3-800, 1066, 1333 et 1600. Nous avons éprouvé quelques difficultés à faire fonctionner de la mémoire au-delà de 1066 MHz, ce qui se matérialisait par des écrans noirs et autres bips de mécontentement de la carte mère. Après quelques chipotages, nous y sommes enfin arrivés, mais dieu que ce fut laborieux…
La mémoire est désormais gérée en triple canal
Il faut donc 3 barrettes identiques pour bénéficier de cette gestion en triple channel, ce qui n’ira pas sans décourager les possesseurs actuels de barrettes de DDR3, sauf s’ils disposent de deux kits de deux barrettes identiques ou à tout le moins utilisant les mêmes puces. Par exemple, nous avons réussi à faire fonctionner en triple canal deux barrettes Corsair de DDR3-1800 avec une barrette A-ADTA DDR3-1600. De nombreux fabricants proposent déjà des kits 3 barrettes pour accompagner le Core i7 comme Corsair, OCZ, Kingston, A-Data, G.Skill, etc. L’intégration de ce contrôleur mémoire pose également un problème concernant la tension que l’on peut appliquer à la DDR3. Intel et d’autres fabricants de cartes mères recommandent de ne pas dépasser 1.6 volts sous peine d’endommager le processeur. Certes, la tension de la DDR3 définie par le Jedec est de 1.5 volts mais la majorité des kits DDR3-1333, DDR3-1600 et plus sont définis pour fonctionner à 1.7, 1.8, 1.9 volts, voire plus. Divers overclockers ont effectué des tests au-delà de 1.6 volts sans pour le moment constater de processeurs morts. Il faudra voir sur le long terme ce qu’il arrivera. De notre côté, nous avons été contraints d’appliquer une tension d’1.9 volts pour faire fonctionner la mémoire en DDR3-1600 7-7-7-20-1T.
Tout ceci entraîne la disparition du Front Side Bus, le FSB, tel qu’on le connaissait jusqu’aujourd’hui. Il est remplacé par la notion de QPI : le Quick Path Interconnect. Ce QPI est semblable au lien HyperTransport qui avait remplacé le FSB dans les Athlon 64. L’abandon du FSB est justifié par Intel par un besoin croisant de puissance au niveau des processeurs, surtout dans le monde des serveurs où le FSB fait clairement office de goulot d’étranglement. Selon Intel, le QPI offre plus de performances que le FSB-1600 tout en nécessitant moins de pins, moitié moins environ. Ce QPI est conçu pour pouvoir supporter plusieurs contrôleurs mémoire et également pour mieux détecter les erreurs et accélérer la récupération des erreurs pour revenir à un fonctionnement normal du hardware. Le QPI ajoute donc plus de performances, de flexibilité et de modularité mais aussi davantage d’efficacité et une meilleure gestion de l’énergie.
Le FSB dispararaît et fait place au QPI (Quick Path Interconnect)
Dans les configurations bi-socket, il y a en plus du lien QPI bidirectionnel entre le CPU et le chipset, un lien QPI bidirectionnel entre les processeurs. Techniquement, les composants interconnectés sont composés d’un port QPI incluant 20 lignes TX (transfert) et 20 lignes RX (réception). En termes de performances, Intel évoque 6,4 GT/s (Giga-Transfer par seconde), soit 4 fois plus que le FSB-1600. Par paire de liens, le taux de transfert peut atteindre 25,6 GB/s. En outre, les données ne doivent pas être encodées lors des transferts, il s’agit d’horloges directement transférées. Autre avantage : le QPI permet d’avoir plus de transactions concurrentes que le FSB. La flexibilité et la modularité se manifestent par la possibilité de scinder les 20 lignes de transferts en 4 liens composés de 5 lignes selon les besoins de liens entre les composants tout en ajoutant un paramètre de sécurité additionnel tel que si un de chemin échoue, on peut prendre le chemin suivant. A noter que cette scission n’est pas d'application avec les plateformes Nehalem de bureau mais concerne davantage les plateformes serveur. Le QPI permet aussi d’isoler les erreurs et d’en retirer des rapports afin d’éviter les attaques virales, les time-out, etc. Il est donc possible pour les fabricants de mettre au point des plateformes selon les besoins.
|
Architecture modulaire, niveaux de cache | Gestion de la consommation |
|
Flux RSS