Imprimer
Envoyer
Réaction
127 Approbations
Le 2 février 2004, Intel annonçait enfin le tant attendu core "Prescott" du Pentium 4. Beaucoup s'émurent du fait que la dissipation thermique de ce nouveau core était particulièrement élevée. Certains affirmèrent que le procédé de fabrication en 90 nm d'Intel était mal maîtrisé, mais en réalité, la raison était bien plus simple : le Prescott était doté de 125 millions de transistors, contre 55 pour son prédécesseur, le core Northwood. Il y avait plusieurs raisons à ce nombre étonnant. Tout d'abord les caches L2 et L1 Data dont les tailles doublèrent du Northwood au Prescott, mais aussi l'augmentation de la taille du core en lui-même, toutefois assez négligeable. On peut également ajouter l'augmentation de la taille et du nombre des registres généraux afin d'assurer la compatibilité avec l'AMD64, mais ce facteur, lui aussi, est négligeable. La compatibilité avec l'AMD64 a vraisemblablement impliqué une augmentation de la taille du Trace-Cache qui, pour rappel, sert de substitut au cache L1 Instructions. Mais la raison majeure à cette augmentation du nombre de transistors plus grande que prévue, c'est la présence d'un deuxième core d'exécution, pour l'instant désactivé (comme l'a été l'HyperThreading en son temps). Attention à ne pas confondre core et core d'exécution. Lorsque l'on parle de core d'exécution, il s'agit du noyau du core, la partie qui exécute les instructions, le cœur en quelque sorte.
Une étude plus approfondie du die laisse voir que ces deux cores d'exécution (ici entourés de noir) présentent quelques différences minimes, ce qui laisse penser qu'ils ne sont pas totalement indépendants. On en déduit donc qu'ils sont dédiés à une forme plus avancée d'HyperThreading, peut-être 2 threads par core d'exécution, soit 4 threads par core. Néanmoins il se pourrait que le deuxième core d'exécution soit dédié à l'exécution d'instructions 64 bits, lesquelles seraient partagées en deux. Si cette hypothèse est vraie, alors le nombre de threads par core reste inchangé. Durant l'IDF, Intel a présenté le "Smithfield", un Xeon basé sur deux cores de Pentium 4 Prescott, chacun comprenant deux cores d'exécution, et chacun de ces cores étant vraisemblablement SMT (qu'ils fussent activés ou non). Le schéma d'exécution de 8 threads ressemblerait donc à cela sur un Smithfield dont tous les cores d'exécution seraient activés :
Une telle "parallélisation" massive pourrait permette au Xeon de rattraper son retard relatif par rapport à l'Opteron. Ainsi, l'architecture Netburst, au départ capable d'exécuter 1 seul thread par cycle, se retrouverait capable d'en exécuter 8 ! Indiscutablement, le monde des CPU évolue vers le parallélisme, faisant parfois quelques sacrifices au niveau du nombre de transistors. Cependant, il semblerait qu'Intel ait décidé de désactiver l'HyperThreading sur le Smithfield. Toutefois, cette décision a été prise récemment, et peut tout à fait être révoquée au moment du lancement du processeur, selon le contexte du marché
|
Intel Itanium "Montecito" | Sun Niagara |
|
Flux RSS