Il y aura dejà un gain de puissance c'est déjà ça.

en quoi l'utilisation de 2 die séparés limiterait la puissance de manière significative ? quand on voit que les Phenom n'ont pas d'avantage significatif à être des "quad natifs" c'est bateau comme remarque, surtout qu'on pourrait la faire avec les core2quad ce qui n'est pas le cas pour ceux que ça intéresse : http://www.mini-box.com/Intel-D945G...otherboard

Mais en terme de marketing c'est plus que vendeur un, après le lambda ils sont fous que soit du vrai ou faux dual core

apaige > Mais cet avantage vient de l'architecture construite autour de l'HT, pas du fait que c'est un quad core "natif". Deux K10 dual core en SMP auraient le même avantage. D'ailleurs, le plus souvent, c'est plutôt à partir de machines à 8 ou 16 cœurs que cet avantage devient vraiment très net.

apaige

StartMatt: alors pourquoi Intel a-t-il lancé des dual-core natifs, au lieu de faire comme avec le Pentium D? Enfin bref, je n'y connais pas grand-chose, mais il doit bien y avoir une bonne raison…

C'est (comme toujours) une question de compromis. Intel a conçu le Core 2 Duo dans un seul die avec un cache L2 partagé parce que c'était faisable en gardant un die relativement petit, ça permettait un bon scaling sur 2 threads tout en évitant de devoir s'embêter à faire un MCM. En outre, ça permet de limiter le traffic sur le FSB dans les configurations multi-socket (serveurs). Mais quand il a été question de faire un quad-core, Intel avait déjà des dual-cores produits en masse et avec de bons rendements, il était donc plus logique de faire un "bête" MCM pour pouvoir proposer rapidement un quad-core pas trop cher à produire. L'inconvénient, c'est que le scaling sur 4 threads n'est pas toujours optimal (cf. Pov-Ray par exemple, on voit bien sur ce bench que le Phenom scale mieux) et quand on a 2 mais surtout 4 ou 8 sockets, le FSB sature vraiment. Mais Nehalem est en 45 nm, donc la logique qui valait pour le Core 2 Duo en 65 vaut ici : un quad-core est faisable avec un die de taille raisonnable et un bon scaling sur 4 threads. De plus, le fait d'avoir un contrôleur mémoire intégré signifie que les latences sont bonnes et qu'il est moins nécessaire d'avoir un gros cache pour les masquer, il est donc d'autant plus logique de mettre les 4 cores sur le même thread. Si je devais jouer à Mme Irma, je dirais que Nehalem à 8 cores sera un MCM en 45 nm et qu'il sera sur un seul die en 32... et qu'il en sera de même en suite : MCM 16 cores en 32 nm et monolithique en 22 nm, etc.